第一百三十五章 新芯半导体的当务之急

现在想一步到位，半导体产业链上下游的生产厂商全部选择国内厂商，自成一套体系，这不现实。

半导体涉及到的设备太多了，光是空气过滤设备和用水制取设备，目前国内没有一家厂商在做这个。

芯片建厂对环境有很高的要求，空气中粉尘浓度需要通过空气过滤设备降到0。当芯片的线宽小于0.5毫米的时候，化学污染会是影响成品率的主要因素。

因此对芯片代工厂来说，他们需要配备专门的精密仪器来过滤空气中的物质。

周新甚至都没有想过能十年内实现整个供应链追赶国际先进水平，上游的半导体材料是更大的难点。

在半导体领域，技术不是最大的难点，产品能够进入到生产环境中不断地更新迭代才是最重要的。

因此后来如果不是阿美利肯禁止半导体出口，华国的半导体想追赶最先进的技术几乎不可能，当然被禁之后机会也不大，但是比之前机会要大得多。

这种有点类似工业软件，不实际跑起来，永远也做不出真正能用的工业软件。

关建英听完后说：“Newman，我大致明白你的意思，你只想做光刻机和模拟IC，这两个技术节点，同时他们的上下游也不排除和其他公司合作。”

周新说：“我们现在没有这个条件完全自己做，也没有这个条件全部找华国的公司来做。

我在华国的投资公司有调研过华国的集成电路发展情况，不太理想，做这一块的公司很少，而且绝大部分集中在技术含量相对较低的封测环节。

我们在保证自己活下来的基础上再想着照顾供应链上下游的华国半导体企业。

听完有没有觉得我的目标并不苛刻。”

关建英想了想，他干了二十多年的模拟IC，模拟IC到芯片制作环节，他也介入过，因此他对整个半导体产业链都是有很深认识的。

“Newman，你定的目标不算苛刻，但是也没有那么容易完成。

我们需要尊重客观事实，华国缺乏集成电路领域的人才，更缺乏真正在先进集成电路企业工作过的工程师。

我们为了尽快进入到生产阶段，我们需要找有成熟经验的工程师。

模拟IC领域还好，有很多弯弯工程师他们有丰富的模拟IC从业经验，他们对去申海工作也不排斥。

但是光刻机领域的工程师，我们只能从尼康、佳能、ASML这几家有限的光刻机厂商去找有经验的工程师。

他们是外国人，很难挖得动。”

现在的尼康和佳能还是行业内的领头羊，ASML属于后起的新秀。正是因为尼康是光刻机领域的领头羊，所以尼康的工程师才很难挖。

换做是二十年以后，尼康的光刻机人才挖起来根本没有什么难度。

当然那时候尼康的技术人员能挖走的都已经被ASML给挖走了，剩下的要么技术一般，要么压根挖不走。

周新也理解关建英的意思，他说：“伱不用太担心这些问题。

光刻机我找的技术主管是林本坚，他会找一些他认识的工程师过来，我们先把框架搭起来，然后再招少量华国有经验的工程师，华国之前还是有做过光刻机的人才，只是他们的光刻机是实验室产物。

但是我相信他们适应起来会非常快。

至于模拟IC领域，我想的是不用找太多有经验的工程师，只有组长找有经验的工程师，组员我们都从华国找相关专业毕业的研究生和博士。

我们给他们开高待遇，然后优中选优，采取一个老人带多个新人的模式。”

关建英听完之后马上表示反对：“Newman，我在模拟IC领域干了很多年，这样是绝对不行的。

我们需要让一家模拟IC公司尽快运转起来，我们需要打造一款拳头产品，这款产品设计出来之后交给台积电或者张汝京的芯片代工厂生产出来，然后有不错的销售成绩，受到市场认可。

这才是新芯半导体的当务之急。

然后慢慢围绕这一款拳头产品进行迭代优化，从一代做到二代，慢慢地再开发新的芯片条线。

这样我们才能活下来。

一个组只有一个老人，其他全部是刚毕业的学生，拳头产品永远都制造不出来。

因为技术在进步，今年设计的产品，也许明年就没有优势了。

时间太重要了。

我不排斥招新人，招华国毕业生，首先这个数量是有限的，其次他们得抱着学习的态度进来，他们至少得适应两年时间才能真正成为相对熟练的熟手。

刚毕业的大学生，如果不是微电子专业的。

他们连Cadence Virtuoso都没用过，教他们用Cadence Virtuoso，只是会操作，知道什么是模拟电路设计，怎么做版图查看和电路仿真，至少都得教上三个月到半年时间。

即便是微电子专业的博士，工业界的研发和实验室的研发完全是两个概念。

需要纠正他们在模拟IC设计中对基本概念的理解问题。很多新手容易在电路设计中忽略一些基本概念，噪声、失真、线性度、带宽等。

他们因为缺乏实践经验，在设计中会忽视布局和版图设计对电路性能的影响、电源和地平面的处理，过于关注某一方面的性能优势而忽略其他重要性性能指标。

他们会过度关注电路的速度可能导致功耗、噪声等方面的性能下降。

这些问题对新人来说很常见，二十年前，那时候我们还在用劳伦斯·内格尔博士开发的SPICE。

劳伦斯·内格尔也是你的校友，加州达大学伯克利分校的博士。

我还记得当时最早的时候用SPICE，后来用Calma GDS，然后最近用Cadence Virtuoso。

还在用SPICE的时候，我也会犯很多类似的错误。大家都是从新人慢慢成长为一名成熟的工程师

但是当时我是在一家成熟的模拟IC公司，他们有成熟的产品，有成熟的团队，有形成人才梯队的培养，有完整的培养机制。

换句话说，他们有这个资本去容错。

但是我们没有，我知道你有很多钱，非常多的钱，我无法想象的金额。

但是一家企业不能只靠你的单一输血，这样的企业是被催熟的，它很难有生命力和未来。

所以我们在早期需要找成熟的工程师，打造出一款拳头产品，然后再招新人，做储备力量培养。

而不是在一开始的时候就做储备力量培养。”

关建英提到的SPICE、Calma GDS、Cadence Virtuoso都是EDA工具，用于设计模拟电路。他们之间有一个时间顺序。

其中Cadence Virtuoso一直到今天依然是主流的EDA工具，只是Cadence打包做了一个叫Cadence设计系统的玩意，把这个涵盖进去了，实现了更丰富的功能。

周新说：“好吧，我理解你的意思，我知道关叔你在模拟IC领域工作了很多年，从一线员工做到总工程师再到副总裁，对模拟IC公司的经营有自己的理念。

我们还没有那么快招人，我们先把公司和框架构建好，你愿不愿意来帮我？”

和林本坚相比，关建英现在正是刚被自己参与创立的公司赶出来，简单来说，正是失意时，他答应的非常快：

“我来帮你没问题，但是我这个人的性格比较直接，你作为老板，有自己的想法没有问题，但是我同样会有我的想法和我的坚持。

如果我们的想法不一致，我们之间需要有充分的沟通，来达成某种一致。”

关建英接着说：“我从来没有认为我的想法、我的经验会一直对的。

我二十多年前进入集成电路行业，从模拟IC起步，当时业界还是采取的IDM模式，也就是垂直整合制造。

英特尔、三星、德州仪器、英飞凌等这些企业，他们都是自己一手包办了芯片设计、芯片制造、封测和产品销售。

只有上游材料、设备、EDA和IP核，是使用其他公司的产品。

这种模式多好，在当时的我看来，简直是完美的模式，从产品设计到制造全部一手包办，产品的迭代周期也更短。

同时也有利于研发，后端研发成果得到验证的响应时间非常快。

当时从来没有谁想过要把芯片代工给其他公司来做。

直到张忠谋带着台积电出现，他告诉厂商，说你们设计芯片，芯片制造专门由我们来帮你们做。

我们帮你们承担这部分风险，你们只需要把需求告诉我们就可以。

把芯片设计给我就行，我永远不会做自己的芯片品牌。

你知道IDM模式的风险在于重资产，12寸的生产线，一条生产线就是20亿美元。

这要求你制造出来的芯片必须能够卖出去。

这对设计、制造、管理和运营的要求都非常高。

因为生产线是有折旧的，随着技术进步，原本先进的生产线会慢慢被淘汰，20亿美元打造的生产线，在摩尔定律的作用下，可能五年时间就报废了。

IDM模式对你的利用率、良品率和产品利润要求极高。

所以台积电的模式才能成功，他们帮厂商承担了很大一部分风险。

这样风险低了，利润也低了。”

今天的第一章，求月票，最近的半导体内容是不是太多了.

不过马上就要开始下一个剧情了

(本章完)